Giới thiệu đồ án

Đồ án “VERILOG – Traffic Light mở rộng” là một dự án thiết kế hệ thống đèn giao thông thông minh trên nền FPGA, được phát triển bởi sinh viên chương trình Thiết kế vi mạch tại FPT Jetking. Dự án sử dụng ngôn ngữ mô tả phần cứng Verilog HDL để xây dựng mô hình điều khiển đèn giao thông theo chu kỳ và hiển thị trạng thái trực quan trên phần cứng.

Đây là một bài tập thực hành quan trọng giúp sinh viên áp dụng kiến thức về logic số, FSM (Finite State Machine), FPGA và thiết kế hệ thống nhúng vào một bài toán thực tế trong giao thông.

Mục tiêu của dự án

Mục tiêu chính của đồ án là xây dựng một hệ thống điều khiển đèn giao thông tự động, có khả năng:

• Điều khiển chu kỳ đèn RED – GREEN – YELLOW

• Hiển thị thời gian đếm ngược cho từng pha đèn

• Hiển thị trạng thái và thông báo trên LCD 1602

• Mô phỏng nhiều cụm đèn giao thông hoạt động đồng bộ

• Triển khai trên board FPGA và kiểm thử thực tế

Thông qua dự án này, sinh viên được tiếp cận quy trình thiết kế hệ thống số hoàn chỉnh từ mô phỏng đến triển khai phần cứng.

Kiến trúc hệ thống

Hệ thống được thiết kế theo mô hình module trong Verilog, bao gồm các thành phần chính:

1. FSM điều khiển đèn giao thông

• Xây dựng Finite State Machine để quản lý các trạng thái:

  • RED

  • GREEN

  • YELLOW

• FSM quyết định trình tự chuyển trạng thái và thời gian của từng pha.

2. Bộ đếm thời gian (Counter)

• Tạo bộ đếm cho từng pha đèn.

• Hiển thị thời gian còn lại trước khi chuyển trạng thái.

3. Module điều khiển LCD

• Giao tiếp với LCD 1602 để hiển thị:

  • Trạng thái đèn

  • Thời gian đếm ngược

  • Thông báo hệ thống

4. Clock Divider

• Chia tần số clock của FPGA.

• Đồng bộ hoạt động giữa các module.

5. Hệ thống hiển thị

• LED mô phỏng đèn giao thông

• LED 7 đoạn hiển thị số

• LCD hiển thị thông tin trạng thái

Quá trình triển khai

Dự án được thực hiện theo các bước tiêu chuẩn trong thiết kế FPGA:

1. Phân tích yêu cầu hệ thống

2. Thiết kế FSM bằng Verilog

3. Viết module counter và LCD controller

4. Mô phỏng trên phần mềm Vivado

5. Nạp chương trình lên FPGA

6. Kiểm thử và hiệu chỉnh phần cứng

Sau khi hoàn thiện, hệ thống có thể vận hành ổn định và hiển thị thông tin trực quan trên LCD cùng với các LED mô phỏng đèn giao thông.

Giá trị học thuật và kỹ năng đạt được

Thông qua đồ án này, sinh viên đạt được nhiều kỹ năng quan trọng trong ngành thiết kế vi mạch và FPGA:

• Thiết kế FSM trong Verilog

• Giao tiếp FPGA với thiết bị ngoại vi (LCD, LED)

• Mô phỏng và debug hệ thống phần cứng

• Tổ chức thiết kế theo module

• Quy trình design – simulation – implementation

Dự án cũng giúp sinh viên hiểu rõ cách chuyển từ ý tưởng logic sang hệ thống phần cứng hoạt động thực tế.

Khả năng mở rộng

Hệ thống có thể phát triển thêm nhiều tính năng:

• Cảm biến phát hiện phương tiện

• Điều khiển giao thông thích nghi

• Kết nối IoT giám sát giao thông

• Điều khiển nhiều nút giao thông trong thành phố

Điều này giúp mô hình tiến gần hơn tới hệ thống giao thông thông minh (Smart Traffic System).

✅ Tổng kết:
Đồ án “VERILOG – Traffic Light mở rộng” là một mô hình tiêu biểu trong đào tạo thiết kế chip và FPGA, giúp sinh viên tiếp cận quy trình phát triển hệ thống số hoàn chỉnh. Dự án thể hiện khả năng áp dụng Verilog vào các bài toán thực tế và là nền tảng quan trọng cho các nghiên cứu sâu hơn trong lĩnh vực VLSI, Embedded Systems và Smart City.